

## PATENT COOPERATION TREATY

From Japanese Patent Office  
(INTERNATIONAL SEARCH AUTHORITY)

To: HAYASE, Kenichi  HAYASE & CO. 13F, NISSAY SHIN-OSAKA Bldg., 3-4-30, Miyahara, Yodogawa-ku, Osaka-shi, Osaka 532-0003 JAPAN	<p style="text-align: center;"><b>PCT</b></p> <p style="text-align: center;">WRITTEN OPINION OF THE ISA (PCT Rule 43bis)</p>
	Date of Mailing <p style="text-align: center;">17 August 2004</p>

Applicant's or agent's file reference <b>P33546-P0</b>	See item 2 below for the subsequent procedure	
International application No. <b>PCT/JP2004/007006</b>	International filing date <b>17 May 2004</b>	Priority date <b>03 October 2003</b>
International Patent Classification (IPC) or national classification and IPC <b>Int. Cl<sup>7</sup> G06F17/50, H01L21/82, H03K19/00</b>		
Applicant <p style="text-align: center;"><b>Matsushita Electric Industrial Co., Ltd.</b></p>		

## 1. This opinion contains indications relating to the following items:

- I ☒ Basis of the opinion
- II ☐ Priority
- III ☐ Non-establishment of report with regard to novelty, inventive step or industrial applicability
- IV ☒ Lack of unity of invention
- V ☒ Reasoned statement under Rule 43.2.1(a)(i) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement
- VI ☐ Certain documents cited
- VII ☐ Certain defects in the international application
- VIII ☒ Certain observations on the international application

**OMISSION(2 and 3)**

Date of completion of this opinion	03 August 2004
------------------------------------	----------------

Name and mailing address of the ISA/JP <p style="text-align: center;"><b>Japanese Patent Office</b></p>	Authorized officer  Telephone No.
--	---

**I . Basis of the opinion**

1. This opinion has been drawn on the basis of the language of international application, unless otherwise indicated below.

**OMISSION(2, 3, and 4)**

## IV. Lack of unity of invention

1. In response to the invitation to pay additional fees the applicant has:

☒ paid additional fees.

2. ☐ This Authority found that the requirement of unity of invention is not complied with and chose not to invite the applicant to pay additional fees.

3. This Authority considers that the requirement of unity of invention in accordance with Rules 13.1, 13.2 and 13.3 is

☒ not complied with for the following reasons:

The technical range of "a sub-circuit according to the threshold value and type of the MOS transistor" described in Claims 10-13, 22-23, 27-34, 36, and 38-40 includes, for example, a sub-circuit in which the above-mentioned "the MOS transistor" itself is provided but no resistor element is inserted (i.e., a sub-circuit that is merely hierarchized).

Therefore, Claims 1-9, 14-21, 24-26, and 35, 37, and Claims 10-13, 22-23, 27-34, 36, and 38-40 are recognized neither as a single invention nor as a group of inventions which are related so as to create a single general inventive concept.

4. Consequently, the following parts of the international application were the subject of written opinion:

☒ all parts

TRANSLATION of related part of Form PCT/ISA/237

WRITTEN OPINION OF THE ISA

International application No.  
PCT/JP2004/007006

V Reasoned statement under Rule 43,2.1(a)(i) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement

1. STATEMENT

Novelty (N)	Claims 1-40	YES
	Claims NONE	NO
Inventive Step(IS)	Claims 1-9, 11-21, 23-35, 37-40	YES
	Claims 10, 22, 36	NO
Industrial Applicability (IA)	Claims 1-40	YES
	Claims NONE	NO

2. CITATIONS AND EXPLANATIONS

Reference 1: JP 2001-160622 A (NEC Corporation) 2001.06.12,  
Claims 1 and 5, & US 2001/0002707 A1  
Reference 2: JP 10-301983 A (NEC Corporation) 1998.11.13, Summary,  
[0015], Figs. 4 and 5 (no family)  
Reference 3: JP 8-194726 A (Fujitsu Ltd.) 1996.07.30, 0006-0007,  
Claim 2, & US 5706477 A

Description of References

The technique described in Reference 1 employs a model in which a resistor (and a voltage-controlled current supply) is inserted between a gate and a drain and between the gate and a source, respectively.

However, the model described in Reference 1 is different from Claims 1-9, 14-21, 24-26, 35, and 37 of the present invention, in the purpose of insertion of the resistors and in the positions where the resistors are inserted.

The technique described in Reference 2 employs resistors  $r_1$ ,  $r_2$ ,  $R_p$ , and  $R_d$  when performing calculation of power consumption that reflects through current and leak current. However, these resistors are different from those described in Claims 1-9, 14-21, 24-26, 35, and 37, in the purpose of insertion of the resistors and in the positions where the resistors are inserted.

The technique described in Reference 3 converts logic information and wiring information into a sub-circuit that is stored in a sub-circuit storage, in order to reduce man-hour for fabricating a simulation model.

It is easy for those skilled in the art to provide Claims 10, 22, and 36 of the present invention by applying the conversion to a MOS transistor in a net list to be subjected to detection of through current in a stationary state.

## VIII. Certain observations on the international application

The following observations on the clarity of the claims, description, and drawings or on the question whether the claims are fully supported by the description, are made:

In the invention according to Claim 1, the resistance values of the resistor elements cannot be specified completely. As a result, it is impossible to specify, for example, the voltage of the gate terminal, when performing analysis. Accordingly, in the description of Claim 1, the significance of insertion of the resistor elements is completely unclear, or the relationship between insertion of the resistor elements and detection of through current is completely unclear. The same holds for other Claims.

The technical range of "a sub-circuit according to the threshold value and type of the MOS transistor" described in Claim 10 includes, for example, a sub-circuit in which the above-mentioned "the MOS transistor" itself is provided but no resistor element is inserted (i.e., a sub-circuit that is merely hierarchized). As a result, in the description of Claim 10, the relationship between conversion into the sub-circuit and detection of the through current is completely unclear, or the significance of conversion into the sub-circuit is completely unclear. The same holds for other Claims.

特許協力条約

発信人 日本国特許庁（国際調査機関）



出願人代理人

早瀬 憲一

様

あて名

〒 532-0003

大阪府大阪市淀川区宮原3丁目4番30号

ニッセイ新大阪ビル13階

早瀬特許事務所

PCT  
国際調査機関の見解書  
(法施行規則第40条の2)  
[PCT規則43の2.1]

発送日  
(日.月.年)

17.8.2004

出願人又は代理人

の書類記号

P33546-P0

今後の手続きについては、下記2を参照すること。

国際出願番号

PCT/J P 2004/007006

国際出願日

(日.月.年) 17.05.2004

優先日

(日.月.年) 03.10.2003

国際特許分類 (IPC)

Int. Cl. 7 G06F17/50, H01L21/82, H03K19/00

出願人 (氏名又は名称)

松下電器産業株式会社

1. この見解書は次の内容を含む。

- ☒ 第I欄 見解の基礎
- ☐ 第II欄 優先権
- ☐ 第III欄 新規性、進歩性又は産業上の利用可能性についての見解の不作成
- ☒ 第IV欄 発明の単一性の欠如
- ☒ 第V欄 PCT規則43の2.1(a)(i)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明
- ☐ 第VI欄 ある種の引用文献
- ☐ 第VII欄 国際出願の不備
- ☒ 第VIII欄 国際出願に対する意見

2. 今後の手続き

国際予備審査の請求がされた場合は、出願人がこの国際調査機関とは異なる国際予備審査機関を選択し、かつ、その国際予備審査機関がPCT規則66.1の2(b)の規定に基づいて国際調査機関の見解書を国際予備審査機関の見解書とみなさない旨を国際事務局に通知していた場合を除いて、この見解書は国際予備審査機関の最初の見解書とみなされる。

この見解書が上記のように国際予備審査機関の見解書とみなされる場合、様式PCT/ISA/220を送付した日から3月又は優先日から22月のうちいずれか遅く満了する期限が経過するまでに、出願人は国際予備審査機関に、適当な場合は補正書とともに、答弁書を提出することができる。

さらなる選択肢は、様式PCT/ISA/220を参照すること。

3. さらなる詳細は、様式PCT/ISA/220の備考を参照すること。

見解書を作成した日

03.08.2004

名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

早川 学

5H

9652

電話番号 03-3581-1101 内線 3531

様式PCT/ISA/237 (表紙) (2004年1月)

## 第 I 欄 見解の基礎

1. この見解書は、下記に示す場合を除くほか、国際出願の言語を基礎として作成された。

- ☐ この見解書は、\_\_\_\_\_語による翻訳文を基礎として作成した。  
それは国際調査のために提出された PCT 規則 12.3 及び 23.1(b) にいう翻訳文の言語である。

2. この国際出願で開示されかつ請求の範囲に係る発明に不可欠なヌクレオチド又はアミノ酸配列に関して、以下に基づき見解書を作成した。

- a. タイプ ☐ 配列表  
☐ 配列表に関連するテーブル
- b. フォーマット ☐ 書面  
☐ コンピュータ読み取り可能な形式
- c. 提出時期 ☐ 出願時の国際出願に含まれる  
☐ この国際出願と共にコンピュータ読み取り可能な形式により提出された  
☐ 出願後に、調査のために、この国際調査機関に提出された

3. ☐ さらに、配列表又は配列表に関連するテーブルを提出した場合に、出願後に提出した配列若しくは追加して提出した配列が出願時に提出した配列と同一である旨、又は、出願時の開示を超える事項を含まない旨の陳述書の提出があった。

4. 補足意見：

## 第IV欄 発明の単一性の欠如

1. 追加手数料納付の求め（様式PCT/ISA/206）に対して、出願人は、

- ☒ 追加手数料を納付した。
- ☐ 追加手数料の納付と共に異議を申立てた。
- ☐ 追加手数料の納付はなかった。

2. ☐ 国際調査機関は、発明の単一性の要件を満たしていないと判断したが、追加手数料の納付を出願人に求めないこととした。

3. 国際調査機関は、PCT規則13.1、13.2及び13.3に規定する発明の単一性を次のように判断する。

- ☐ 満足する。
- ☒ 以下の理由により満足しない。

請求の範囲第10-13, 22-23, 27-34, 36, 38-40項における「該MOSトランジスタの閾値及び種類に応じたサブサーキット」の技術的範囲には、例えば、前記「該MOSトランジスタ」そのものを備えるが抵抗素子は挿入されていないサブサーキット（すなわち、単に階層化しただけのサブサーキット。）が包含される。

してみれば、請求の範囲第1-9, 14-21, 24-26, 35, 37項と、請求の範囲第10-13, 22-23, 27-34, 36, 38-40項とは、一の発明であるとも、単一の一般的発明概念を形成するように連関している一群の発明であるとも認められない。

4. したがって、国際出願の次の部分について、この見解書を作成した。

- ☒ すべての部分
- ☐ 請求の範囲 \_\_\_\_\_ に関する部分



第V欄 新規性、進歩性又は産業上の利用可能性についてのPCT規則43の2.1(a)(i)に定める見解、それを裏付ける文献及び説明

1. 見解

新規性 (N)	請求の範囲	1-40	有 無
	請求の範囲		
進歩性 (IS)	請求の範囲	1-9, 11-21, 23-35, 37-40	有 無
	請求の範囲	10, 22, 36	
産業上の利用可能性 (IA)	請求の範囲	1-40	有 無
	請求の範囲		

2. 文献及び説明

文献1: JP 2001-160622 A(日本電気株式会社)2001.06.12,  
請求項1及び5 & US 2001/0002707 A1

文献2: JP 10-301983 A(日本電気株式会社)1998.11.13,  
要約, 【0015】, 図4及び図5(ファミリーなし)

文献3: JP 8-194726 A(富士通株式会社)1996.07.30,  
0006-0007, 請求項2 & US 5706477 A

文献の説明

文献1に記載の技術は、ゲートとドレインとの間、及びゲートとソースとの間に抵抗（及び電圧制御電流源）を挿入したモデルを用いている。

しかしながら、文献1に記載のモデルは、抵抗を挿入する目的、及び位置が本願請求の範囲第1-9, 14-21, 24-26, 35, 37項とは異なる。

文献2に記載の技術は、貫通電流及びリーク電流を反映した消費電力計算を行う際に、抵抗  $r_1$ ,  $r_2$ ,  $R_p$ ,  $R_d$  を用いているが、これらは抵抗を挿入する目的、及び位置が本願請求の範囲第1-9, 14-21, 24-26, 35, 37項とは異なる。

文献3に記載の技術は、シミュレーションモデルを作成工数を低減するために、論理情報及び配線情報をサブサーキット格納部に格納されたサブサーキットに変換している。

前記変換を、静止状態時の貫通電流の検出対象となるネットリストにおけるMOSトランジスタに応用することにより、本願請求の範囲第10, 22, 36項とすることは当業者が容易になし得ることである。

## 第Ⅷ欄 国際出願に対する意見

請求の範囲、明細書及び図面の明瞭性又は請求の範囲の明細書による十分な裏付についての意見を次に示す。

請求の範囲第1項に係る発明において、抵抗素子の抵抗値を全く特定できない。結果、解析を行う際に、ゲート端子が如何なる電位となるのか等を全く特定できない。したがって、請求の範囲第1項の記載では、抵抗素子を挿入することの意義が全く不明になっている。あるいは、抵抗を挿入することと貫通電流の検出との関係が全く不明になっている。他のクレームについても同様である。

請求の範囲第10項における「該MOSトランジスタの閾値及び種類に応じたサブサーキット」の技術的範囲には、例えば、前記「該MOSトランジスタ」そのものを備えるが抵抗素子は挿入されていないサブサーキット（すなわち、単に階層化しただけのサブサーキット。）が包含される。結果、請求の範囲第10項の記載では、サブサーキットに変換することと貫通電流の検出との関係が全く不明になっている。あるいは、サブサーキットに変換することの意義が全く不明になっている。他のクレームについても同様である。

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☒ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**